实验装置由以下功能模块组成：采用TI公司的TMS320C5402DSP芯片，具有以下主要特点多总线结构40bit算术逻辑单元（ALU），包括一个40bit桶形移位器和两个独立的40bit累加器17 17bir并行乘法器，可进行非流水单周期承/加（MAC）运算。比较、选择和存储单元可访问存储器空间最大可为196K 16bit（64K程序存储器，64K数据存储器和64KI/O存储器）。连接内部振荡器或外部时钟源的锁相环（PLL）发生器。时分多用（TDM）串口。缓冲串口（BSP）。8bit并行主机接口（HPI）。一个16bit定时器。外部输入/输出（XIO）关闭控制，禁止外部数据、地址和控制总线。片内基于扫描的仿真逻辑，JTAG边界扫描逻辑（IEEE1149.1）。单周期定点指令执行时间可达15ns。